電工學習網

 找回密碼
 立即注冊
查看: 605|回復: 0
打印 上一主題 下一主題

如何區分低電平和高電平?

[復制鏈接]
跳轉到指定樓層
樓主
發表于 2019-6-21 08:07:52 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
高電平和低電平的定義針對不同芯片,不同信號類型來說都不一樣。
當前數字芯片(如X86 CPU、華為的鯤鵬920等)中GPIO常用的LVCMOS,有不同的電平標準。1.8V LVCMOS和3.3V LVCMOS在高低電平的定義上也存在差別,同時輸入信號和輸出信號定義的高低電平標準也不一樣,例如3.3V LVCMOS標準,輸出高電平定義為Voh>=3.2V,而Vol<=0.1V,輸入高電平定義為Vih>=2.0V,而Vil<=0.7V。當然這些高低電平標準在不同的芯片實現上也會略微有些差別,使用時需要關注。
對于LVCMOS、LVTTL等這類單端的數字信號,高低電平的定義其實都是一個相對值,高于某個閾值就是高電平,低于某個閾值就是低電平。
對于CML、LVDS等差分信號,存在著共模電壓和差模電壓的說法,對于高低電平的定義與上面單端信號的定義不一樣,需要特別關注。

回復

使用道具 舉報

|電工學習網 ( )

GMT+8, 2019-8-19 12:42

Powered by © 2011-2019 www.jeefkt.live 版權所有 免責聲明 不良信息舉報

技術驅動未來! 電工學習網—專業電工基礎知識電工技術學習網站。

欄目導航: 工控家園 | 三菱plc | 西門子plc | 歐姆龍plc | plc視頻教程

快速回復 返回頂部 返回列表
黑龙江快乐10分开奖查询